CMOS图像传感器中数字噪声抑制技术研究
DOI:
CSTR:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

TN386.1

基金项目:

国家自然科学基金 , 天津市科技攻关项目


Research of Digital Noise Reduction Technique in CMOS Image Sensor
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    设计了一种可以降低CMOS图像传感器(CIS)中数字噪声对模拟信号影响的时序.在时序控制电路中加入了门控时钟,使数字电路各模块可分时工作,在模拟电路采样阶段保持静止以抑制噪声.理论分析和测试结果表明,采样阶段噪声减小70%,其他时间噪声减小20%.

    Abstract:

    A timing circuit is designed to reduce the effect of digital noise on analog signal in CMOS image sensor(CIS).Each module of the digital circuits can work time-sharing by adding gated-clocks ware and it can keep quiet to suppress onise when analog circuits are sampling.Theory analysis and experimental results show that the noise at sampling is reduced by 70%,and 20% in other time.The method to keep digital circuit quiet when analog circuits are sampling can be extended to all high-precision mixed-signal integrated circuits design.

    参考文献
    相似文献
    引证文献
引用本文

刘洪文,张生才,姚素英,徐江涛. CMOS图像传感器中数字噪声抑制技术研究[J].光电子激光,2007,(4):411~413

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:
  • 最后修改日期:2006-06-04
  • 录用日期:
  • 在线发布日期:
  • 出版日期:
文章二维码