任克强,王法印,黄劲松.闪存BCH译码器并行钱搜索的研究与改进[J].光电子激光,2016,27(11):1156~1162
闪存BCH译码器并行钱搜索的研究与改进
Research and improvement of parallel Chien search for BCH decoder in NAND flash
投稿时间:2016-02-26  
DOI:
中文关键词:  与非型闪速(NAND flash)存储器  BCH码  钱搜索  有限域乘法器  复杂度
英文关键词:NAND flash memory  BCH code  Chien search  finite field multiplier  complexity
基金项目:国家自然科学基金(11247032)资助项目 (江西理工大学 信息工程学院,江西 赣州 341000)
作者单位
任克强 江西理工大学 信息工程学院,江西 赣州 341000 
王法印 江西理工大学 信息工程学院,江西 赣州 341000 
黄劲松 江西理工大学 信息工程学院,江西 赣州 341000 
摘要点击次数: 808
全文下载次数: 0
中文摘要:
      钱搜索是与非型闪速(NAND flash)存储器中BCH译 码器的重要组成部分,并行钱搜索延迟较小并可高速运行,但过高的复杂度制约了其的应用 。为了降低并行钱搜索的复杂度,提 出一种并行钱搜索的改进和优化方法。首先对传统并行钱搜索以及有关文献进行了分析和研 究;然后对公共子表达式的搜索范 围进行了扩展,并合并了相关计算;最后对迭代匹配算法进行了改进,提出一种基于二维搜 索的改进迭代匹配算法。实验结果 表明,本文方法取得了较好的优化效果,有效地降低了并行钱搜索的复杂度;在对BCH(2047,1926,1)的 32bit并行钱搜索 优化后,与传统并行钱搜索以及有关文献的两种并行钱搜索相比,本文方法的 优化率分别达 到了85.4%、38.7%和29.2%,并可以更好地适应不同并行度和不同纠错能力的并行钱搜索结构。
英文摘要:
      The Chien search process is an important component of the BCH decoder in NAND flash memory.Parallel Chien search has lower latency and can run at high speed,but higher complexity restricts its app lication.In order to reduce the complexity of parallel Chien search,an improvement and optimization method of parallel Chien search is proposed.Firstly,the traditional parallel Chien search and related references are analyzed and studied.Then,the search range of common subexpression is extended,and the relevant calculation is merged.Finally,iterative matching al gorithm is improved,and an improved iterative matching algorithm based on two-dimensional search is proposed.The experimenta l results show that this method can achieve good optimization results,and effect ively reduce the complexity of parallel Chien search.Compared with the tradition al parallel Chien search and two kinds of the parallel Chien search in the related references,the optimization rates of this method approximate to 85.4%,38.7% and 29.2% respectively after the 32-bit pa rallel Chien search of BCH (2047,6,11) has been optimized.This method can better adapt to parallel Chien search archite ctures with various parallel factors and various error correcting capability.
查看全文    下载PDF阅读器
关闭

版权所有:《光电子·激光》编辑部  津ICP备12008651号-1
主管单位:天津市教育委员会 主办单位:天津理工大学 地址:中国天津市西青区宾水西道391号
技术支持:北京勤云科技发展有限公司